设计中基于信元的 设计方法详解

fifo在数字通讯芯片领域中有两个主要的作用，缓冲数据和隔离时钟。对于fifo的设计，最关键的问题是如何实现ram的读写双方的信息交换。一般情况下，设计者都直接调用厂商为自己的fpga专门打造的fifo核。基本单元是fifo所使用的ram的一次读写操作的最小单元，如一个字节，一个字或者是一个双字。所谓操作粒度，即fifo的读写双方的信息交换是基于这些基本单元。

调用厂商提供的以操作粒度为基本单元的通用fifo，然后在这个fifo的外面再加上一个“套子”。这个套子里面设计一些计数器，根据计数内容对外提供相应的信息。

atm应用中的fifo设计

设计操作粒度为信元的定制fifo。这样对外直接提供设计者最希望得到的信息，即fifo中还有多少个信元。

把ram分成4个信元区域，读写地址的高二位指明信元区域，低六位指明信元区域内的字节地址，这样组合成8位读写地址。读写双方的信息交换是互相通知对方还有多少个信元在fifo中。读写双方都拥有自己的记分牌(scoreboard)，这个记分牌可以由一个四位的寄存器来实现，每一位对应一个信元区域。当一个信元区域中有一个完整的信元的时候，记分牌的相应的寄存器被设置为‘1’，否则为‘0’。读出方读出一个信元，修改自己记分牌的动作叫做清位。写入方写入一个完整信元，修改自己记分牌的动作叫置位。

消除信号亚稳态

在读、写入方之间建立下面的四条单向数据通道：传送写入方到读出方的置位信息(wr2rdset)；写入方到读出方的清位信息(wr2rdrst)；读出方到写入方的清位信息(rd2wrrst)；读出方到写入方的置位信息(rd2wrset)。由于读出方只发生清位信息，而写入方只发生置位信息，所以信息本身只有两个。四条通道可以被划分为两个信息组：一个组(rd2wrrst和wr2rdrst)传递清位信息，叫清位信息组；一个组(wr2rdset和rd2wrset)传递置位信息，叫置位信息组。读出方使用清位信息组，写入方使用置位信息组。这样做的目的是为了建立起一个稳定的握手机制。在读出方设置一个专门的发送电路，当此发送电路通过rd2wrrst发出了清位信息后，等待写入方通过wr2rdrst通道送回关于这个信息被接收的确认。当收到这个信息的确认后，读出方发送电路复位。同样的，写入方也有一个发送电路，操作过程同读出方一致，无非是使用置位信息组。这两个发送电路都各由四个寄存器组成，一位对应一个信元区域。

为了解决rd2wrrst进入写入方时引起的信号亚稳态，需要在写入方设置一个专门消除亚稳态的电路模块。根据rd2wrrst和rd2wrset特点不一样，这个模块有多种设计方法，但是其宗旨都是使用连续两次采样的方式。

对于rd2wrset通道里面的信息，其实是读出方给写入方的置位确认。这个信号的源头是写入方发出的wr2rdset，读出方对wr2rdset不做任何处理，只是单纯地把它里面的信息拷贝到rd2wrset通道并回送写入方，当rd2wrset进入写入方的时候，进入消除亚稳态电路，最后复位写入方的发送电路。对于wr2rdrst通道里面的信息操作也和rd2wrset的信息一样。

对于信元字节的计数，和通常的方式一样，发生在fifo的外部，外部的电路需要为fifo提供基于信元字节计数到信元尾的信息。这个信息用来使得fifo的读写地址指针从一个信元区域跳到下一个信元区域。fifo向外部电路提供fifo有多少个信元的信息。这个信息加上外部电路自己产生的计数信息，可以知道fifo是否将满，fifo是否将空等一系列信息。

通过上面的描述，可以看到外部电路能够非常自由地控制fifo的读写地址的变化，这是通用fifo所不具备的功能。由于fifo给出的是信元的信息，设计者在做有关utopia协议的电路的时候，可以很方便地使用这个信息。同时，如果设计需要utopia的查错功能，这样的情况更需要外部电路能控制fifo的地址变化。从而使得写地址指针回跳以覆盖原先写入的数据。显然，这一功能也是通用fifo很难实现的。

对于这样的fifo应用还可以延伸到对于非定长包的处理，比如说以太包。由于以太包的特点，要在fpga中完全存储一个以太包需要的硬件资源很大，所以，有时候对于以太包的处理都会先把其分为固定长的数据块，并把每一数据块伴以相应的标识以识别他们是属于哪一个以太包。这样一来，就变成了对固定长数据块的处理。因此，上面所述的fifo的设计方法又可以用来缓存以太包。

研芯科技专业芯片解密12年,业内客户评价高,拥有功能强大的解密平台,目前已经服务上万家企业,PCB抄板单片机解密帮助客户新产品快速上市,抄板解密收费合理,用心的服务;不成功不收费! 单片机解密技术大全，上海pcb抄板。